void SystemInit(void)
{
    
  /* FPU settings 浮点运算单元设置，此处一般不执行---------------------------*/
  #if (__FPU_PRESENT == 1) && (__FPU_USED == 1)
    SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2));  /* set CP10 and CP11 Full Access */
  #endif
  /* Reset the RCC clock configuration to the default reset state ------------*/
  /* Set HSION bit */
  RCC->CR |= (uint32_t)0x00000001;//RCC 时钟控制寄存器 (RCC_CR) 内部高速时钟使能 HSI 振荡器打开

  /* Reset CFGR register */
  RCC->CFGR = 0x00000000;//清0时钟配置寄存器

  /* Reset HSEON, CSSON and PLLON bits */
  RCC->CR &= (uint32_t)0xFEF6FFFF;//HSE 振荡器关闭 ，时钟安全系统关闭，参考图一

  /* Reset PLLCFGR register */
  RCC->PLLCFGR = 0x24003010;//设置PPLM 16分频， 设置PLLN 192 倍频， PLLP 2分频，选择HSI作为时钟输入，PLLQ 为4分频，

  /* Reset HSEBYP bit */
  RCC->CR &= (uint32_t)0xFFFBFFFF;// 清0 HSE 时钟旁路 

  /* Disable all interrupts */
  RCC->CIR = 0x00000000;//关闭时钟中断

#if defined (DATA_IN_ExtSRAM) || defined (DATA_IN_ExtSDRAM)
  SystemInit_ExtMemCtl(); 
#endif /* DATA_IN_ExtSRAM || DATA_IN_ExtSDRAM */
SetSysClock();
  /* Configure the Vector Table location add offset address ------------------*/
/*根据启动位置选择中断向量表的位置*/
#ifdef VECT_TAB_SRAM
  SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM */
#else
  SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH */
#endif
}

SystemInit 函数开始先进行浮点运算单元设置，然后是复位 PLLCFGR,CFGR 寄存器，同时
通过设置 CR 寄存器的 HSI 时钟使能位来打开 HSI 时钟。默认情况下如果 CFGR 寄存器复位，
那么是选择 HSI 作为系统时钟，这点大家可以查看 RCC->CFGR 寄存器的位描述最低 2 位可以
得知，当低两位配置为 00 的时候（复位之后），会选择 HSI 振荡器为系统时钟。也就是说，调
用 SystemInit 函数之后，首先是选择 HSI 作为系统时钟。

图一：

SetSysClock()

static void SetSysClock(void)
{
    
__IO uint32_t StartUpCounter = 0, HSEStatus = 0;
/*使能 HSE*/
RCC->CR |= ((uint32_t)RCC_CR_HSEON);
/* 等待 HSE 稳定*/
do
{
    
HSEStatus = RCC->CR & RCC_CR_HSERDY;
StartUpCounter++;
} while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
if ((RCC->CR & RCC_CR_HSERDY) != RESET)
{
    
HSEStatus = (uint32_t)0x01;
}
else
{
    
HSEStatus = (uint32_t)0x00;
}
if (HSEStatus == (uint32_t)0x01)
{
    
/* Select regulator voltage output Scale 1 mode */
RCC->APB1ENR |= RCC_APB1ENR_PWREN;
PWR->CR |= PWR_CR_VOS;
/* HCLK = SYSCLK / 1*/
RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
/* PCLK2 = HCLK / 2*/
RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
/* PCLK1 = HCLK / 4*/
RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;
/* PCLK2 = HCLK / 2*/
RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;
/* PCLK1 = HCLK / 4*/
RCC->CFGR |= RCC_CFGR_PPRE1_DIV2;
/* Configure the main PLL */
RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);
/* 使能主 PLL*/
RCC->CR |= RCC_CR_PLLON;
/* 等待主 PLL 就绪 */
while((RCC->CR & RCC_CR_PLLRDY) == 0)
{
     }
/* Configure Flash prefetch, Instruction cache, Data cache and wait state */
FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN
|FLASH_ACR_DCEN |FLASH_ACR_LATENCY_5WS;
/* 设置主 PLL 时钟为系统时钟源 */
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
RCC->CFGR |= RCC_CFGR_SW_PLL;
/* 等待设置稳定（主 PLL 作为系统时钟源） */
while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
{
     }
}
else
{
     /* If HSE fails to start-up, the application will have wrong clock
configuration. User can add here some code to deal with this error */
}
}

这段代码的大致流程是这样的：先使能外部时钟 HSE，等待 HSE 稳定之后，配置
AHB,APB1,APB2 时钟相关的分频因子，也就是相关外设的时钟。等待这些都配置完成之后，
打开主 PLL 时钟，然后设置主 PLL 作为系统时钟 SYSCLK 时钟源。如果 HSE 不能达到就绪状
态（比如外部晶振不能稳定或者没有外部晶振），那么依然会是 HSI 作为系统时钟
在这里要特别提出来，在设置主 PLL 时钟的时候，会要设置一系列的分频系数和倍频系数
参数。可以从 SetSysClock 函数的这行代码看出：

RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16)|(RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24);

#define PLL_M 8
#define PLL_Q 7
#define PLL_N 336
#define PLL_P 2

PLL=8MHz * N/ (MP)=8MHz 336 /(8*2) = 168MHz

还要同步修改 stm32f4xx.h 中宏定义标识符
HSE_VALUE 的值为我们的外部时钟：

#if !defined (HSE_VALUE)
#define HSE_VALUE ((uint32_t)8000000) /*!< Value of the External oscillator in Hz */
#endif /* HSE_VALUE */