ATPG - 程序员宅基地

可测性设计学习笔记

标签： DFT

测试的含义：目前所指的测试通常是芯片流片后的测试，定义为对被测电路施加已知的测试矢量，观察其输出结果，并于已知正确的输出结果进行比较而判断芯片功能、性能、结构好坏的过程。按测试目的分类：按测试方式的...

解决 github项目clone报错 Failed connect to github.com:443; Connection

标签： .com c clone com connect ec ed gi git github io le om

系统环境：CentOS Linux release 7.6.1810 (Core) 起因：npm构建时报错 npm ERR! Error while executing: npm ERR! /usr/bin/git ls-remote -h -t ...npm ERR! npm ERR!... Connection timed out npm

[转]浅说DFT 工程师三大法宝的使用

众所周知，芯片主要由三大部分构成. 芯片示例-可见下图 1与电路板和其他芯片的接口-IO pad 2存放程序的空间-ram和rom ...3搭建逻辑电路的基本组件–标准逻辑单元 ...我们DFT工程师所有的工作的目的只有一个-设计和...

芯片测试术语，片内测试(BIST)，ATE测试

芯片测试分为如下几类： 1. WAT：Wafer AcceptanceTest，wafer level 的管芯或结构测试； 2. CP：chip probing，wafer level 的电路测试含功能； 3. FT：Final Test，device level 的电路测试含功能。...

Mentor-dft 学习笔记 day7-drc规则环路可测试性方法

标签：学习开发语言

Mentor-dft 学习笔记 day7-drc规则环路可测试性方法

Mentor-dft 学习笔记 day39-Test Pattern Formatting and Timing

标签：学习开发语言网络

Test Pattern Formatting and Timing

DCScan: A Power-Aware Scan Testing Architecture

标签：深度学习人工智能神经网络

本文提出了一种名为DCScan的新型功率感知扫描架构，该架构将兼容的扫描单元分成多个段，并使用数据复制和转移技术来降低测试功耗、布线开销和响应数据量。实验结果表明，这种方法在ISCAS'89的基准电路上实现低功耗...

FPGA/IC领域术语表

标签：芯片数据库 java

阅读原文，有详细介绍。FPGA/IC领域术语表Chip Architecture芯片架构ADC: Analog to Digital Converter 模数转换器AES: Advanced encryption standard 高级加密标准Adder: Circuit to add two numbers 将两个数字...

tessent edt dft手册 eetop.cn_edt_gd.pdf

标签： edt tessent dft

tessent edt dft手册 eetop.cn_edt_gd.pdf

ASIC设计流程相关

标签：数字ic设计 FPGA

ASIC设计流程前端流程 1.需求分析 2.功能架构设计包括处理器架构的选择，总线接口的选择，软硬件功能的划分 3.RTL编码使用硬件描述语言将模块功能以代码来描述实现。 4.功能仿真验证（前仿） ...

Mentor-dft 学习笔记 day10- InsertionSetup for Wrapper Chain Identification

标签：学习开发语言网络

Mentor-dft 学习笔记 day10- InsertionSetup for Wrapper Chain Identification

Memory BIST Getting Started

标签：数字IC DFT测试

本章节描述如何使用Tessent Shell插入Tessent MemoryBIST。

4.tessent命令学习笔记

标签：学习

9.report_powet_metrics：显示shift和cpature对于指定测试patterns的功耗指标；设置context为patterns，将提供于scan和IJTAG pattern 生成，ICL提取，和scan pattern诊断有关的功能。7.set_pattern_filtering：创建...

第五章：Test Point Analysis and Insertion

标签：数字IC，DFT测试

工具会查找test point的fan-in cone中所有的flop，选择fan-in cone中驱动最多scan flops的时钟作为test point的时钟，如果fan-in中没有scan flops，则选择fan-out cone中驱动最多scan flops的时钟作为test point的...

论文研究-基于SAT的多目标故障测试向量动态压缩方法.pdf

标签：布尔满足性求解器多目标故障动态压缩算法

针对传统的自动测试图形向量生成采用逐个求解单一故障模型导致生成测试向量数据量巨大的缺点, 提出一种基于布尔满足性(boolean satisfiability, SAT)的多目标故障测试向量动态压缩方法, 同时论证多目标故障测试生成...

IC设计前后端常用的英文术语

标签：芯片

英文缩写英文全称 ADC-Analog to Digital Convert>>>模拟信号到数字信号的转换电路 AHB-Advanced High Performance Bus>>>ARM公司推出的AMBA总线规范之一，主要用于高性能模块(如CPU、DMA和...

MBIST DFT测试概念

参考博文：https://blog.csdn.net/fengxiaocheng/article/details/80904573 和 https://blog.csdn.net/u011729865/article/details/52756474 三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；...

LBIST是什么？应用场景是什么？实现的方法是什么？挑战是什么？

标签： lbist

不依赖于ATE机台，直接在板上进行测试，甚至芯片部署到产品中以后也可以进行in-system 的测试。LBIST的开发难度大、开发周期长，对芯片面积也有很大的开销，一般都是对可靠性要求比较高的芯片才做LBIST，像消费类的...

简述有效提高DFT设计测试覆盖率的方法

标签：简述有效提高DFT设计测试覆盖率的方法其它

随着电子电路集成度的提高，电路愈加复杂，要完成一个电路的测试所需要的人力和时间也变得非常巨大。为了节省测试时间，除了采用先进的测试方法外，另外一个方法就是提高设计本身的可测试性。其中，可测试性包括两个...

synopsys软件介绍

标签：芯片

synopsys软件介绍声明：本文转自outlier001的文章 Synopsys的产品线覆盖了整个IC设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品， Galaxy设计...

Verilog初学者小圣经

标签： verilog fpga fpga/cpld

虽然有些杂，但是非常好 1、不使用初始化语句； 2、不使用延时语句； 3、不使用循环次数不确定的语句，如：forever，while等； 4、尽量采用同步方式设计电路； 5、尽量采用行为语句完成设计；...6、always过程块描述...

RAM Sequential

标签： verilog

RAM Sequential

ASIC/SoC设计

IP/ASIC/SoC设计流程与环境平台下图是目前行业主流的IP/ASIC/SoC设计流程以及行业认可的EDA技术平台，其中整合了Synopsys、Mentor Graphics以及Cadence公司的相关技术和产品，构成完整的设计流程和方法学。...

SoC 功耗

标签： power soc

两种常见的功耗来源：动态和静态功耗。动态功率（被认为是功耗的“有功”成分）在设备更改状态时被消耗，包括开关功率和短路功率。当两个互补晶体管随着开关状态的改变而短暂导通时，CMOS逻辑电路会消耗短路功率...

DFT，可测试性设计--概念理解

工程会接触DFT。需要了解DFT知识，但不需要深入。三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片...

可测试性设计原理：Wrapping Core （Ⅲ）

标签：测试覆盖率经验分享设计模式

本文主要讲述了The Maximized Reuse Core Wrapping Flow的基本原理，因为相较于The Simple Core Wrapping Flow来讲Reuse对timing和area的影响更小，也是更主流的一种设计流程。参考（翻译）自《Synopsys® TestMAX™...