”Robei“ 的搜索结果

     mat2cell函数就是将矩阵转化成胞元数组（cell array），用数学的语言讲就是矩阵分块。其意义和用法可以用matlab的帮助文档说清楚： 而cellfun函数就是对每一个块做相同的操作，例如求和、求均值等等，用这个...

实例十 — FIFO

标签：   FIFO  FIFO设计  Robei

     5.1 实例十 FIFO（基于Robei的EDA工具实验案例） 5.1.1. 本章导读 FIFO（First in First out）使用在需要产生数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位...

     要求掌握除法器原理，并根据原理设计除法器模块以及设计对应的测试模块，最后在 Robei可视化仿真软件经行功能实现和仿真验证。 设计原理 这个除法器的设计为传统除法器，因此十分简单，易懂： （1）先取除数和被...

     13 【2021集创赛】Robei杯一等奖：基于Robei EDA工具的仓储货物分拣机器人设计 10 https://bbs.csdn.net/topics/600329203 6 【2021集创赛】基于arm Cortex-M3处理器与深度学习加速器的实时人脸口罩检测 SoC 4 ...

     实例四 ALU设计 2.4.1. 本章导读 ALU（算数逻辑单元）是CPU的基本组成部分。设计要求掌握算术逻辑运算加、减操作原理，验证运算器的组合功能。 设计原理 ALU的基本结构如图2-4-1所示。我们所设计的ALU要实现最...

     实例一 逻辑门设计（基于Robei的实验案例） 2.1.1. 本章导读 数字逻辑是芯片电路的基本组成部分。本次设计主要分析数字逻辑门在Robei软件中利用Verilog语言实现的方式，并通过该设计让参与者快速体验并掌握“图形...

     基于SparkSQL的网站日志分析实战 用户行为日志概述  用户行为日志：用户每次访问网站时所有的行为数据... 用户行为轨迹、流量日志 为什么要记录用户访问行为日志 网站页面的访问量 网站的黏性 推荐  2....3.用...

     最近学习verilog设计FIFO，记录一下。 一. 设计原理 FIFO（ First in First out） 使用在需要产生数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，...

     Robei Verilog编程巩固练习 在线编程网站的基本使用方法 Verilog在线编程网站 变成界面就在主页面上 在下方有各种元件的选择框，点进去就可以看到对应的用法和编程框，写入程序提交后，网站会自动将你的答案与正确...

     在线Verilog编程网站学习。从门电路、组合电路、时序电路中各选3个以上的例题实践完成。 ...HDLBits — Verilog Practice 在线练习网站 ...安装并注册 Robei 软件，按照“7天学好Robei”指导书，完成练习。 ...

     Spring Data JPA 快速起步开发环境搭建Spring Data JPA开发Maven依赖添加 org.springframework.data spring-data-jpa 1.11.7.RELEASE org.hibernate hibernate-entitymanager 5.0.12

     想要很详细的理解Verilog语言基础，建议先下载Robei软件，这样可以很形象化的把语句理解透彻。 1 Verilog 基础 1.1. 数据 （1）电路四种状态 Verilog 用 4 个值来实现电平描述：0，1，Z 和 X。 （2）数值表示方法：...

     FPGA初学者之路 FPGA初学者之路 FPGA,这个词在我脑海里很长时间了,以前从百度百科中查到FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）...

1   

推荐文章